Tecnologías de la Información en Línea: Fundamentos de Sistemas Digitales

UTM Online: Tecnologías de la Información

UTM online Universidad Técnica de Manabí desde 1550 TECNOLOGÍAS DE LA INFORMACIÓN EN LINEA FUNDAMENTOS DE SISTEMAS DIGITALES 3 créditos Profesor Autor: Ing. Freddy Carrera Sánchez, Msc Titulaciones Semestre · Ingeniero en Tecnologías de la Información Cuarto Tutorías: El profesor asignado se publicará en el entorno virtual de aprendizaje (online.utm.edu.ec), y sus horarios de conferencias se indicarán en la sección CAFETERÍA VIRTUAL. PERÍODO ABRIL 2024 - AGOSTO 2024 www.online.edu.ecUniversidad Técnica de Manabi desde The UTMonline

Índice de Contenidos

Tabla de contenido

• Unidad 4. DISEÑO LÓGICO SECUENCIAL
• Tema 4.1: Introducción al diseño lógico secuencial.
• Tema 4.2: Latches y flip-flops.
• 4.2.1 Latches
• 4.2.2 Flip-flops
• Tema 4.3: Descripción de los flip-flops con el lenguaje VHDL.
• 4.3.1 Descripción de latches
• 4.3.2 Descripción de flip-flops
• Tema 4.4: Registros y contadores binarios sincrónicos y asincrónicos.
• 4.4.1 Registros
• 4.4.2 Contadores
• Tema 4.5: Descripción de registros y contadores con leguaje de descripción del Hardware.
• 4.5.1 Descripción de registros
• 4.5.2 Descripción contadores
• Herramientas & Software de la asignatura
• Bibliografía

2Universidad Técnica de Manabí desde Tu UTMonline

Resultado de Aprendizaje de la Asignatura

El estudiante identificara y aplicará los principios, componentes y técnicas fundamentales en el diseño y construcción de sistemas digitales, con el fin de resolver problemas sencillos aplicando este tipo de sistemas.

Fundamentos de Sistemas Digitales

Unidad 4. DISEÑO LÓGICO SECUENCIAL

Resultado de aprendizaje de la unidad: Implementar circuitos secuenciales básicos utilizando circuitos integrados de pequeña, mediana y gran escala de integración, cumpliendo especificaciones de funcionamiento de un sistema digital.

Tema 4.1: Introducción al diseño lógico secuencial.

Hasta ahora hemos estudiado circuitos combinacionales: sus salidas dependen exclusivamente de las entradas actuales. Aunque es probable que todos los sistemas digitales tengan circuitos combinacionales, casi todos los que se usan en la práctica también incluyen elementos de almacenamiento, que requieren que el sistema se describa en términos de lógica secuencial. Los circuitos secuenciales usan elementos de almacenamiento además de compuertas lógicas, y sus salidas son función de las entradas y del estado de los elementos de almacenamiento. En la figura a continuación se presenta un diagrama de bloques de un circuito secuencial. Consiste en un circuito combinacional al que se conectan elementos de almacenamiento para formar una trayectoria de retroalimentación. Los elementos de almacenamiento son dispositivos capaces de guardar información binaria. La información almacenada en estos elementos en cualquier momento dado define el estado del circuito secuencial en ese momento. El circuito secuencial recibe información binaria de entradas externas. Esas entradas, junto con el estado actual de los elementos de almacenamiento, determinan el valor binario de las salidas. También determinan la condición para cambiar el estado de los elementos de almacenamiento.

3Universidad Técnica de Manabí desde The UTMonline

Diagrama de Bloques de un Circuito Secuencial

Entradas Salidas Circuito combinacional Elementos de memoria Diagrama de bloques de un circuito secuencial El diagrama de bloques indica que las salidas de un circuito secuencial son función no sólo de las entradas, sino también del estado actual de los elementos de almacenamiento. Recuerda que: Una trayectoria de retroalimentación es una conexión de la salida de una compuerta a la entrada de otra compuerta, que a su vez forma parte de la entrada a la primera compuerta mencionada. Hay dos tipos principales de circuitos secuenciales, y su clasificación depende de los tiempos de sus señales.

• Un circuito secuencial sincrónico es un sistema cuyo comportamiento se define conociendo sus señales en instantes discretos.
• El comportamiento de un circuito secuencial asincrónico depende de las señales de entrada en cualquier instante dado y del orden en que cambian las entradas.

Un circuito secuencial sincrónico utiliza señales que afectan a los elementos de almacenamiento únicamente en instantes discretos. La sincronización se logra con un dispositivo de temporización llamado generador de reloj, el cual produce un tren periódico de pulsos de reloj. Los pulsos de reloj se distribuyen por todo el sistema de modo que los elementos de almacenamiento sólo se vean afectados al llegar cada pulso. Los elementos de almacenamiento empleados en los circuitos secuenciales con reloj se llaman flip-flops. Un flip-flop es un dispositivo binario de almacenamiento que puede almacenar un bit de información. En la figura a continuación se ilustra el diagrama de bloques de un circuito secuencial sincrónico con reloj. Las salidas pueden provenir del circuito combinacional o de los flip-flops, o de ambos. El estado del flip-flop sólo puede cambiar durante una transición de pulso de reloj.

4Universidad Técnica de Manabí desde rna UTMonline

Circuito Secuencial Sincrónico con Reloj

Entradas Circuito combinacional Salidas Flip-flops Pulsos de reloj a) Diagrama de bloques b) Diagrama de temporización de los pulsos de reloj Circuito secuencial sincrónico con reloj El comportamiento de un circuito secuencial asincrónico depende de las señales de entrada en cualquier instante dado y del orden en que cambian las entradas. Los elementos de almacenamiento que suelen usarse en los circuitos secuenciales asincrónicos son dispositivos de retardo de tiempo. En los sistemas asincrónicos tipo compuerta, los elementos de almacenamiento consisten en compuertas lógicas cuyo retardo de propagación hace posible el almacenamiento requerido. Así, un circuito secuencial asincrónico podría considerarse como un circuito combinacional con retroalimentación. Esta característica hace que puedan volverse inestables (Morris Mano, 2003).

5· Universidad Técnica de Manabí desde rna UTMonline

Tema 4.2: Latches y flip-flops.

4.2.1 Latches

El latch (cerrojo) es un tipo de dispositivo de almacenamiento temporal de dos estados (biestable o multivibrador), que se suele agrupar en una categoría diferente a la de los flip-flops. Básicamente, los latches son similares a los flip-flops, ya que son también dispositivos de dos estados con capacidad de realimentación. La diferencia principal entre ambos tipos de dispositivos está en el método empleado para cambiar de estado. Un latch SR (Set-Reset) con entrada activa a nivel ALTO se compone de dos puertas NOR acopladas, tal como se muestra en la figura a continuación a la izquierda; un latch con entrada activa a nivel BAJO está formado por dos puertas NAND conectadas tal como se muestra en la figura siguiente a la derecha. Observe que la salida de cada puerta se conecta a la entrada de la puerta opuesta. Esto origina la realimentación (feedback) regenerativa característica de todos los latches y flip-flops. (Floyd, 2006).

Latch SR con Entrada Activa

R Q S- Latch SR con entrada activa a nivel ALTO S 0 R Latch SR con entrada activa a nivel BAJO El latch tiene dos estados útiles. Cuando las salidas Q=1 y Q'=0, decimos que está en el estado establecido (SET). Cuando Q=0 y Q'=1, está en el estado restablecido (RESET). Las salidas Q y Q' normalmente son una el complemento de la otra, pero si ambas entradas son 1 al mismo tiempo, se presenta un estado indefinido en el que ambas salidas son 0. En condiciones normales, las dos entradas del latch permanecen en 0 a menos que se deba cambiar de estado. La aplicación momentánea de un 1 a la entrada S hace que el latch pase al estado establecido. La entrada S debe volver a 0 antes de cualquier otro cambio, para que no se presente el estado indefinido. Como se indica en la tabla de función de la siguiente figura, dos condiciones de entrada hacen que el circuito esté en el estado establecido. La primera condición (S=1, R=0) es la acción que debe efectuar la entrada S para poner el circuito en el estado establecido. Cuando la entrada activa se

6Universidad Técnica de Manabí desde rna UTMonline

Tabla de Función de Latch SR con Compuertas NOR

quita de S, el circuito permanece en el mismo estado. Una vez que las dos entradas regresan a 0, será posible cambiar al estado restablecido aplicando momentáneamente un 1 a la entrada R. Luego puede quitarse el 1 de R y el circuito permanecerá en el estado restablecido. Así pues, cuando ambas entradas, S y R, son 0, el latch estará en el estado establecido o en el restablecido, dependiendo de cuál entrada fue 1 más recientemente (Morris Mano, 2003). S R QQ' 1 0 0 0 0 1 0 (Después de S = 1, R = 0) 0 1 0 1 0 1 (Después de S = 0, R = 1) 0 0 1100 Tabla de función de Latch SR con compuertas NOR Es posible modificar el funcionamiento del latch SR básico incluyendo una entrada de control adicional que determina cuándo puede cambiarse el estado del latch. En la figura siguiente se muestra un latch SR con entrada de control. Consiste en el latch SR básico y dos compuertas NAND adicionales. La entrada de control C actúa como señal de habilitación para las otras dos entradas.

Diagrama de Latch SR con Entrada de Control

S Q C- Q' R Diagrama de Latch SR con entrada de control CSR Siguiente estado de Q 0 X X Sin cambio 1 0 0 Sin cambio 1 0 1 Q = 0; estado restablecido 1 1 0 Q = 1; estado establecido 1 1 1 Indeterminado Tabla de Latch SR con entrada de control La salida de las compuertas NAND permanecerá en el nivel 1 lógico en tanto la entrada de control permanezca en 0. Ésta es la condición latente del latch SR. Cuando la entrada de control cambia a 1, se permite que la información de la entrada S o R afecte al latch SR. Se alcanza el estado establecido con S=1, R=0 y C=1, y el estado restablecido con las entradas S=0, R=1 y C=1. En ambos casos, cuando C regresa a 0, el circuito permanece en su estado actual (Morris Mano, 2003). Una forma de eliminar la condición indeseable del estado indeterminado en el latch SR es garantizar que las entradas S y R nunca sean 1 al mismo tiempo. Esto se hace en el

7Universidad Técnica de Manabi desde rna UTM online

Latch D: Diagrama Lógico y Tabla de Función

latch D que se ilustra en la siguiente figura. Este latch sólo tiene dos entradas: D (datos) y C (control). D Q C Diagrama lógico de Latch D C D Siguiente estado de Q 0 X Sin cambio 1 0 Q = 0; estado restablecido 1 1 Q = 1; estado establecido Tabla de función de Latch D La entrada D pasa directamente a la entrada S y su complemento se aplica a la entrada R. En tanto la entrada de control esté en 0, el latch SR tendrá ambas entradas en el nivel 1 y el circuito no podrá cambiar de estado sea cual sea el valor de D. La entrada D se muestrea cuando C=1. Si D=1, la salida Q pasará a 1, colocando el circuito en el estado establecido. Si D=0, la salida Q pasará a 0, colocando el circuito en el estado restablecido. El latch D se llama así por su capacidad para almacenar datos en su interior. Es apropiado para usarse como almacenamiento temporal de información binaria entre una unidad y su entorno. La información binaria presente en la entrada de datos del latch D se transfiere a la salida Q cuando se habilita la entrada de control. También se lo conoce como latch transparente (Morris Mano, 2003). Tal como lo hemos explicado, el latch es un dispositivo asincrono, ya que no utiliza una señal de reloj para los cambios (Brown & Vranesic, 2006). A continuación se ven los símbolos lógicos para los latchs explicados.

Símbolos Lógicos de Latches

S Q R - ō Símbolo lógico del latch SR s-qs R OR - ō Símbolo lógico del latch SR D O EN Símbolo lógico del latch D Video: En este vídeo pueden revisar de nuevo cómo funciona un latch https://www.youtube.com/watch?v=FN4ctCaa-cQ.

8